關鍵字:半導體工藝 10納米芯片 半導體工藝節(jié)點
據(jù)市調單位IC Insights最新統(tǒng)計,2014年半導體研發(fā)費用英特爾約115億美元、臺積電達18.74億美元、三星達29.65億美元。
三星電子在舊金山于2月22-26日舉辦的國際固態(tài)電路會議(International Solid State Circuit Conference,ISSCC)上展示了全球首見的 10 納米 FinFET 半導體工藝,有望搶在英特爾之前制造出第一款10納米移動芯片組。
三星電子半導體事業(yè)部總裁 Kim Ki-nam 在展場中表示,采用 10 納米FinFET工藝技術的芯片不但更加省電、體積也更小,是物聯(lián)網(wǎng)(IoT)演化進程中相當重要的一步。除了 10 納米工藝技術之外,Kim 也談論了 10 納米的 DRAM 與 3D V-NAND 科技。
根據(jù)報導,目前還無法確定消費性電子產(chǎn)品何時才會導入這種最新的半導體工藝技術,也許要到 2017 年才有可能。
臺積電預計2017年量產(chǎn)10納米工藝 追上Intel
同時,晶圓代工龍頭臺積電(TSMC)透露該公司將在 2017年開始量產(chǎn) 10納米工藝,屆時將能與英特爾(Intel)并駕齊驅;“我們的10納米工藝性能表現(xiàn),包括速度、功率與密度,將會與我們認為英特爾為其10納米技術所定義的規(guī)格相當;”臺積電企業(yè)通訊部門總監(jiān)Elizabeth Sun表示:“憑借技術實力,我們認為能在10納米節(jié)點拉近差距。”
而臺積電首度表示,今年預期將會有半導體產(chǎn)業(yè)界最大規(guī)模的資本支出,其目標是鞏固其晶圓代工市場領導地位,以對抗英特爾、三星(Samsung)與Global Foundries等競爭者。臺積電將 2015年資本支出預算提高至115億美元至120億美元,較 2014年成長11.5~20%,主要原因是對市場的先進工藝需求深具信心。英特爾的 2014年度資本支出為101億美元,今年則預期維持在100億美元左右,增減5億美元。
臺積電的Sun表示,隨著摩爾定律(Moore's Law)逐漸「失能」,產(chǎn)業(yè)界也剩下越來越少廠商能負擔先進工藝所需的龐大投資:“當你繼續(xù)微縮芯片,成本就不斷上升,越來越少人能夠真正負擔得起。”她透露,臺積電將在該公司的中科廠(編按:12寸晶圓Fab 15)進行10納米量產(chǎn),該廠隨后也將量產(chǎn)更先進的工藝節(jié)點。
臺積電將于中科晶圓廠(Fab 15)量產(chǎn)10納米工藝
根據(jù)業(yè)界消息,臺積電的中科晶圓廠在 2018年底將達到9萬片晶圓月產(chǎn)能,采用10納米節(jié)點或更先進工藝技術;該公司在本月稍早也表示將投資5,000億臺幣(159億美元)擴展中科廠產(chǎn)能。在1月份的財報發(fā)布會上,臺積電共同執(zhí)行長劉德音表示,臺積電2015年營收成長率可望比產(chǎn)業(yè)估計12%的平均成長率高出“數(shù)個百分點”。
臺積電 2015年第一季營收預期在新臺幣2,210億~2,240億臺幣之間,較 2014年同期成長約50%。臺積電中科晶圓廠 2014年產(chǎn)值為2,000億臺幣,貢獻臺積電年度總產(chǎn)值約28%的比例。而Sun也透露,臺積電的10納米節(jié)點量產(chǎn)將采用浸潤式微影設備,至于更先進工藝節(jié)點將采用何種微影工具則尚未公布。
“我們正在與ASML合作,目標是在未來某個時候如果超紫外光微影(EUV)準備就緒,我們就能將該技術部分應用于10納米工藝節(jié)點;”Sun解釋,所謂的部分應用指的是指在少數(shù)關鍵電路層采用,而在10納米以下工藝節(jié)點使用EUV微影仍要看該技術是否準備好量產(chǎn):“相關工作仍在持續(xù)進展。”