關(guān)鍵字：富士通 大數(shù)據(jù) 高速低功耗設(shè)計(jì)
功耗成為HPC和Networking的關(guān)鍵設(shè)計(jì)挑戰(zhàn)
毫無(wú)疑問(wèn)，IoT促進(jìn)了低功耗的發(fā)展，但是，這只是問(wèn)題的一個(gè)方面。另一方面，無(wú)所不在的移動(dòng)設(shè)備產(chǎn)生了巨大的數(shù)據(jù)洪流，越來(lái)越多的遠(yuǎn)程監(jiān)控系統(tǒng)以及嵌入式系統(tǒng)也產(chǎn)生了龐大的數(shù)據(jù)集，一些數(shù)據(jù)流只是在網(wǎng)絡(luò)上流過(guò)而已。而有些會(huì)進(jìn)行精細(xì)的分析，例如，從監(jiān)控圖像流中找出綁架了兒童的汽車(chē)牌照，或者每月才出現(xiàn)一次的希格斯玻色子等。大數(shù)據(jù)迫使我們大幅度提高網(wǎng)絡(luò)和計(jì)算帶寬。不過(guò)，在為數(shù)據(jù)中心加速的同時(shí)，功耗的問(wèn)題就擺在眼前。
“大多數(shù)人們對(duì)于能耗受限的深切認(rèn)識(shí)到來(lái)源于移動(dòng)設(shè)備的電源續(xù)航能力的限制，這就給我們?cè)斐闪艘环N錯(cuò)覺(jué)，以為只有移動(dòng)設(shè)備是功耗敏感的應(yīng)用，其實(shí)，在諸如數(shù)據(jù)中心等的高性能計(jì)算（HPC）及網(wǎng)絡(luò)（Networking）領(lǐng)域，對(duì)于功耗的要求更加的苛刻。”富士通半導(dǎo)體市場(chǎng)部經(jīng)理陳博宇（Alex Chen）先生在一年一度的中國(guó)集成電路設(shè)計(jì)業(yè)年會(huì)暨中國(guó)內(nèi)地與香港集成電路產(chǎn)業(yè)協(xié)作發(fā)展高峰論壇（簡(jiǎn)稱(chēng)ICCAD峰會(huì)）上表示。
圖1. 富士通半導(dǎo)體市場(chǎng)部經(jīng)理陳博宇先生在ICCAD上演講
和手機(jī)固定功率的電源不同，數(shù)據(jù)中心的電源是永遠(yuǎn)開(kāi)啟的，整個(gè)機(jī)房的每個(gè)芯片無(wú)時(shí)無(wú)刻不在工作，對(duì)整個(gè)供電系統(tǒng)，包括散熱系統(tǒng)的壓力巨大。據(jù)統(tǒng)計(jì)：當(dāng)服務(wù)器小于1萬(wàn)臺(tái)，全年耗電約0.35億千瓦時(shí)（電是次要因素）；當(dāng)服務(wù)器小于10萬(wàn)臺(tái)，全年耗電約3.5億千瓦時(shí)（電是重要因素）；當(dāng)服務(wù)器小于50萬(wàn)臺(tái)，全年耗電約17.5億千瓦時(shí)（電是主要成本）；當(dāng)服務(wù)器小于100萬(wàn)臺(tái)，全年耗電約35億千瓦時(shí)（電是TOP1成本）。
而和消費(fèi)類(lèi)的應(yīng)用非常不同，在通信領(lǐng)域，對(duì)每個(gè)板卡的功耗都有要求，只有達(dá)到每塊板卡的功耗要求，整個(gè)系統(tǒng)的功耗才能達(dá)標(biāo)。“在高性能應(yīng)用領(lǐng)域，億門(mén)級(jí)的設(shè)計(jì)規(guī)模使得芯片的復(fù)雜度增加，如何在功耗上進(jìn)行優(yōu)化，而又能達(dá)到性能要求，這是在大規(guī)模設(shè)計(jì)上特別要考慮的。” 陳博宇指出。
多種方法應(yīng)對(duì)高性能設(shè)計(jì)的功耗挑戰(zhàn)
現(xiàn)在的高速低功耗設(shè)計(jì)，最多有超過(guò)7億多門(mén)級(jí)電路和超過(guò)2GHz的工作頻率的設(shè)計(jì)。因此，設(shè)計(jì)人員需謹(jǐn)慎評(píng)估如何在最短的設(shè)計(jì)周期內(nèi)，針對(duì)整個(gè)芯片的低功耗策略做定義及最佳化，并思考如何讓封裝設(shè)計(jì)滿足超高的功耗。
大規(guī)模版圖設(shè)計(jì)能夠幫助設(shè)計(jì)人員應(yīng)對(duì)高速低功耗設(shè)計(jì)挑戰(zhàn)，如下圖所示2，富士通半導(dǎo)體的協(xié)同設(shè)計(jì)技術(shù)優(yōu)化了芯片、IP、及從封裝到板級(jí)設(shè)計(jì)等所有方面。為使其達(dá)到性能最優(yōu)化，貫穿規(guī)劃，設(shè)計(jì)，建模和分析所有過(guò)程，富士通半導(dǎo)體使用了可以預(yù)估的電源網(wǎng)絡(luò)構(gòu)架，并使用了層次化的電源網(wǎng)絡(luò)分析，這種分析可以?xún)?yōu)化電源網(wǎng)絡(luò)設(shè)計(jì)，并且最小化全芯片的功耗。低噪聲的芯片架構(gòu)設(shè)計(jì)可以承受超過(guò)300瓦的功耗。
圖2. 大規(guī)模版圖設(shè)計(jì)能夠幫助設(shè)計(jì)人員應(yīng)對(duì)高速低功耗設(shè)計(jì)挑戰(zhàn)
此外，特別值得一提的是富士通半導(dǎo)體獨(dú)特的ASV（Adapter Support Voltage）技術(shù)。如下圖3所示，該技術(shù)用以監(jiān)控制程（process）的快慢。
圖3. 全功耗設(shè)計(jì)解決方案應(yīng)對(duì)高速低功耗設(shè)計(jì)挑戰(zhàn)
陳博宇進(jìn)一步解釋?zhuān)?ldquo;因?yàn)榫A廠的制程存在快（fast）、慢（slow）、標(biāo)準(zhǔn)（typ）的狀態(tài)，在芯片中放置’Process Monitor’，使得我們可以讀出制程的參數(shù)，這樣就能知道電源的大小，例如，如果我們讀出是偏快的制程，就可以幫助降低電壓，因?yàn)楣β适呛碗妷旱钠椒匠烧?，所以降低電壓就能降低功耗，ASV技術(shù)就像一個(gè)彈簧一樣，把芯片拉向typ。”
再次，高性能封裝解決方案在應(yīng)對(duì)功耗挑戰(zhàn)上必不可少。富士通半導(dǎo)體在高性能封裝市場(chǎng)也處于領(lǐng)先地位，在開(kāi)發(fā)這些高可靠性封裝的過(guò)程中，富士通半導(dǎo)體進(jìn)行了嚴(yán)謹(jǐn)?shù)哪M，優(yōu)化了技術(shù)原型。如下圖4所示。
圖4. 高性能封裝解決方案應(yīng)對(duì)高速低功耗設(shè)計(jì)挑戰(zhàn)
“我們的球形封裝技術(shù)支持到超過(guò)4000個(gè)pin腳，并且每一邊的封裝尺寸可以到達(dá)60mm，我們的多層基板封裝設(shè)計(jì)可以支持到32層，對(duì)于BGA封裝，我們獨(dú)特的金屬TIM實(shí)現(xiàn)了超低Theta JC，Theta JC小于0.05度，并通過(guò)了最新的熱阻測(cè)量技術(shù)驗(yàn)證。我們正在為中央處理器和服務(wù)器，研制新一代2.5和3D封裝技術(shù)。” 陳博宇表示。
極具競(jìng)爭(zhēng)的高速設(shè)計(jì)解決方案
隨著芯片的處理速度不斷提升，工作頻率甚至超過(guò)2GHz，在高速設(shè)計(jì)中往往需要整合數(shù)億顆同時(shí)運(yùn)行的晶體管和超高速模擬互聯(lián)IP，導(dǎo)致物理設(shè)計(jì)收斂變得更為困難，而芯片上大量的數(shù)字電路對(duì)超高速模擬IP的干擾現(xiàn)象也日益明顯。
一方面，為實(shí)現(xiàn)高速設(shè)計(jì)富士通半導(dǎo)體使用了復(fù)雜的時(shí)鐘分布技術(shù)，實(shí)現(xiàn)了低時(shí)鐘偏差，并使用金屬層隔離實(shí)現(xiàn)了無(wú)噪聲設(shè)計(jì)，其先進(jìn)的層次及緩沖器優(yōu)化技術(shù)能夠控制金屬層的優(yōu)化。
另一方面，自1999年富士通半導(dǎo)體研發(fā)出了超過(guò)1Gbps全球最快的SerDes以來(lái)，此后很多年，富士通半導(dǎo)體一直都是高速接口設(shè)計(jì)的領(lǐng)軍者，滿足了計(jì)算機(jī)網(wǎng)絡(luò)設(shè)計(jì)，伺服器和消費(fèi)電子的需求?，F(xiàn)在富士通半導(dǎo)體的SerDes支持速率達(dá)到了32Gbps，并支持客戶專(zhuān)用定制。針對(duì)最新32Gbps SerDes的評(píng)估板也以投入使用，未來(lái)還將支持56Gbps SerDes或更高參數(shù)。
如下圖5所示，富士通半導(dǎo)體廣泛的高速I(mǎi)P產(chǎn)品組合包括非常高速的SerDes，及PCIe和SATA等，這對(duì)于用戶具有非常獨(dú)特的價(jià)值，也是一般的IC設(shè)計(jì)服務(wù)公司所不具備的能力。“富士通半導(dǎo)體能夠提供給客戶整套的方案，我們寬泛的高速I(mǎi)P接口是經(jīng)過(guò)驗(yàn)證的，用戶采用我們的方案不會(huì)有IP驗(yàn)證方面的后顧之憂。” 陳博宇表示。
圖5. 高速接口IP積累
50年磨一劍，在Custom SoC (ASICs)積累豐富Know-how
現(xiàn)在，富士通半導(dǎo)體擁有大規(guī)模版圖經(jīng)驗(yàn)，高速接口，高性能封裝經(jīng)驗(yàn)和協(xié)同設(shè)計(jì)能力，從設(shè)計(jì)到交付，始終支持客戶的高性能LSI項(xiàng)目。
“從1956年出口了第一批硅晶體管開(kāi)始，50年來(lái)，我們一直致力于對(duì)現(xiàn)有產(chǎn)品的不斷提升并持續(xù)開(kāi)發(fā)新產(chǎn)品。在Custom SoC (ASICs)領(lǐng)域積累了豐富Know-how。并且在HPC和Networking設(shè)計(jì)中，有很多成功的案例。2009年，我們的Tape out總數(shù)達(dá)到10000個(gè)，每年的Tape out數(shù)量都增加300多個(gè)。” 陳博宇指出。
圖6. 2012年，富士通研發(fā)出了當(dāng)時(shí)世界上最快的超級(jí)計(jì)算機(jī)
2012年，富士通半導(dǎo)體參與研發(fā)出了當(dāng)時(shí)世界上最快的超級(jí)計(jì)算機(jī)“京”，“京”的計(jì)算速度為每秒1.051萬(wàn)萬(wàn)億(1萬(wàn)萬(wàn)億為1京)次。
據(jù)悉，富士通半導(dǎo)體與國(guó)內(nèi)知名的網(wǎng)絡(luò)芯片提供商在最近的一次高頻通訊ASIC芯片的合作開(kāi)發(fā)中，雙方共同克服效能、功耗和交期的挑戰(zhàn)，且原型芯片的Tape out比原定計(jì)劃提前兩周，并一次成功。陳博宇進(jìn)一步表示：“我們現(xiàn)在做的比較多的是在2億到3億門(mén)規(guī)模左右的設(shè)計(jì)，以28nm為主，預(yù)計(jì)接下來(lái)兩年會(huì)有若干個(gè)16nm/14nm的2億、3億門(mén)級(jí)的設(shè)計(jì)。”
在現(xiàn)在充滿競(jìng)爭(zhēng)的市場(chǎng)中，面市時(shí)間常常決定了一種新產(chǎn)品的成功。借助我們多年的設(shè)計(jì)實(shí)踐經(jīng)驗(yàn)，富士通半導(dǎo)體先進(jìn)的設(shè)計(jì)方法有助于保證我們的ASIC產(chǎn)品按計(jì)劃推出并投入首次應(yīng)用。憑借龐大的IP產(chǎn)品組合和全球設(shè)計(jì)團(tuán)隊(duì)的支持，富士通半導(dǎo)體將是您最佳的合作伙伴，可以幫助客戶快速的將其創(chuàng)新理念轉(zhuǎn)化為收益。
移動(dòng)設(shè)備訪問(wèn)
