臺積電、三星、英特爾別傲嬌，F(xiàn)inFET混搭FD-SOI才有范

在我們大多數(shù)人“非黑即白”、“非此即彼”的觀念里，半導(dǎo)體廠商應(yīng)該不是選擇FinFET就是FD-SOI工藝技術(shù)；不過既然像是臺積電(TSMC)、GlobalFoundrie或三星(Samsung)等晶圓代工廠，必須要同時提供以上兩種工藝產(chǎn)能服務(wù)客戶，有越來越多半導(dǎo)體制造商也正在考慮也致力提供“兩全其美”的工藝技術(shù)。

 

例如飛思卡爾半導(dǎo)體(Freescale Semiconductor)最近就透露，該公司正在14至16納米節(jié)點采用FinFET技術(shù)，以及在28納米節(jié)點采用FD-SOI工藝技術(shù)，只為了達成相同的目標－－更高的速度以及更低的功耗－－不過是針對不同的半導(dǎo)體組件產(chǎn)品；此外飛思卡爾也在嘗試在下一世代的半導(dǎo)體工藝節(jié)點，將兩種技術(shù)結(jié)合在一起。

 

“飛思卡爾與所有的晶圓代工廠商都有合作關(guān)系，也具備從低復(fù)雜性到超高復(fù)雜性的工藝技術(shù)與連結(jié)技術(shù)能力，其中有很多是獨家的；”飛思卡爾微控制器(MCU)事業(yè)群的應(yīng)用處理器與先進技術(shù)副總裁Ron Martino表示：“因此，我們已經(jīng)針對FinFET與FD-SOI工藝開發(fā)了優(yōu)化的技術(shù)藍圖。”

 

Martino進一步舉例指出，F(xiàn)D-SOI晶圓片較昂貴，不過適合低功耗或高性能的應(yīng)用，搭配飛思卡爾的28納米i.MX非常完美；至于FinFET工藝，該公司認為該技術(shù)是數(shù)字連網(wǎng)(digital networking)產(chǎn)品線成功的關(guān)鍵，能以良好的價格與性能比達成他們提高產(chǎn)品速度的目標。

 

 

SOI產(chǎn)業(yè)聯(lián)盟(成員包括IBM、Imec、Soitec、ST與飛思卡爾)已經(jīng)嘗試將FinFET技術(shù)與SOI結(jié)合，圖中顯示埋入氧化層(buried-oxide，BOX；圖右)已經(jīng)為FD-SOI薄化 (圖片來源：SOI產(chǎn)業(yè)聯(lián)盟)

 

Martino甚至認為，未來可能會有一些透過結(jié)合FinFET與FD-SOI所帶來的“驚喜”，也許是將這兩種技術(shù)在下一個半導(dǎo)體工藝節(jié)點合并在一起，同時在未來許多年維持以28納米FD-SOI制造較低端的產(chǎn)品。

 

“FD-SOI工藝需要傳感器整合，28納米節(jié)點具備所需的RF與模擬功能，能讓許多可穿戴式設(shè)備在鏈接性與低功耗方面取得具吸引力的平衡；”Martino表示：“各個節(jié)點的甜蜜點(sweet spot)是FD-SOI在40納米節(jié)點與28納米節(jié)點，F(xiàn)inFET則是更先進的節(jié)點如14~16納米節(jié)點。在工藝微縮以及成本的優(yōu)化方面，我們將看我們能如何有效地利用FD-SOI與FinFET。”

 

 

圖中顯示在SOI上的FinFET之鰭式晶體管如何能被更好的隔離，以及無期限的通道如何簡化了工藝步驟 (圖片來源：SOI產(chǎn)業(yè)聯(lián)盟)：SOI產(chǎn)業(yè)聯(lián)盟)

 

意法半導(dǎo)體(STMicroelectronics)是選擇FD-SOI優(yōu)先于FinFET，前者是藉由在晶體管(BOX)之下放置一層薄的絕緣體，因此讓未摻雜的通道達到全空乏(full-depletion)，將泄漏電流縮減到最小。不過FD-SOI還有一個通常被忽視的優(yōu)勢，是極化(polarize) BOX下方基板的能力，也就是“順向基底偏壓(forward body biasing，F(xiàn)BB)”。

 

順向基底偏壓在功耗與性能折衷的優(yōu)化方面非常有效率，而且藉由在運作過程中改變偏置電壓，設(shè)計工程師能讓他們的晶體管在不使用時達到超低功耗，但又能在速度如常時于關(guān)鍵時刻達到超高效能。