ARM升級CoreLink系統(tǒng)IP，奠定24核處理器基礎(chǔ)

日前，ARM宣布推出兩套新的強化版Corelink系統(tǒng)IP，一個是CoreLink CCI-550互聯(lián)總線，用于big.LITTLE多核心架構(gòu)、完全一致性GPU，而且延遲更低、吞吐量更高，另一個則是CoreLink DMC-500內(nèi)存控制器，帶寬更高、延遲更低。ARM此舉為將來的異構(gòu)系統(tǒng)芯片奠定了基礎(chǔ)。

 

據(jù)ARM稱，CCI-550和今年二月份隨同Cortex-A72 CPU核心誕生的CCI-500一樣，都是目前高通、聯(lián)發(fā)科普遍使用的CCI-400的換代產(chǎn)品，最大變化就是加入嗅探過濾器(snoop filter)，取代第一代大小核架構(gòu)里的廣播式設(shè)計，同時與所有核心、緩存通信，因而延遲更低、擴展性更強、功耗更低(節(jié)省最多上百毫瓦)、性能更高。SoC設(shè)計師可以配置存儲器通道數(shù)量、跟蹤器尺寸、嗅探過濾器過濾能力及6個處理器群。

 

 

 

 

CCI-400只能支持兩個CPU簇(cluster)，CCI-500翻番到四個，全新CCI-550則不但可以互連六個CPU簇，還支持完全一致性的CPU/GPU混合互連，而且增加了讀取數(shù)據(jù)緩沖，嗅探數(shù)據(jù)帶寬也翻了一番，系統(tǒng)帶寬可超過50GB/s。CCI-550還支持最多六個內(nèi)存通道(32-48位物理尋址)、三個系統(tǒng)主界面、六個ACE主端口。該技術(shù)適用于手機和數(shù)字電視的4K成像以及汽車和網(wǎng)絡(luò)應(yīng)用，整顆處理器可以做到24核心。

 

CoreLink DMC-500是DMC-400的升級版本，可支持LPDDR4/3與最高LPDDR4-4267存儲規(guī)格。在整體設(shè)計層面，CoreLink CCI-550和CoreLink DMC-500可共同協(xié)作實現(xiàn)超過50GB/s的系統(tǒng)存儲器峰值帶寬，可應(yīng)用于平板電腦和智能手機的4K視頻。

 

The Linley Group高級分析師Mike Demle表示：“如果想要為客戶提供先進的功能，如4K視頻的錄制和播放、120fps的攝像頭、4K高清顯示器等，那么就必定需要將異構(gòu)的CPU、GPU和加速器放在同一個高速緩存系統(tǒng)里同步工作，并且還必須要嚴格控制好功耗。”

 

CoreLink CCI-550、CoreLink DMC-500相關(guān)產(chǎn)品已經(jīng)交給主要合作伙伴，預(yù)計在2016年下半年間問世，在新工藝下頻率都能超過1GHz。